7109 - Synthèse de haut niveau pour la testabilité en-ligne

Description bibliographique

Auteur :

Naal, Mouhamad Ayman (INPG. Institut national polytechnique de Grenoble. France) ; Nicolaidis, Michael (dir.) ; Simeu, Emmanuel (dir.) (UJF. Université Joseph Fourier, Grenoble 1. TIMA. Technique de l'informatique et de la microélectronique pour l'architecture. Grenoble. France)

Page source :

Publications du laboratoire TIMA, http://tima.imag.fr/publications/

Langue :

français

Diplôme :

Thèse, microélectronique, 2002/09/24

ISBN :

2-84813-000-8

Description du contenu

Spécialité :

Electronique, informatique et télécommunications - Matériels - Ordinateurs

Mots clés :

HLS ; compilation ; ordonnancement ; testabilité en-ligne ; DFG ; BIST ; GA

Table des matières :

1. Généralités
1.1. Introduction
1.2. Conception et test de systèmes numériques
2. Nouvelles méthodes de test en-ligne
2.1. Test en-ligne non-concurrent
2.2. Test en-ligne semi-concurrent
3. Nouvelle approche de HLS_OLT
3.1. Optimisation de la description comportementale pour le test en-ligne
3.2. Compilation et ordonnancement
4. Solution intégrée pour HLS_OLT
4.1. Algorithme général
4.2. Application

Résumé :

Le besoin de traiter les systèmes complexes à un coût raisonnable ainsi que la nécessité de la prise en compte des contraintes de test en-ligne dans les premières tâches de la synthèse de haut niveau ont imposé la recherche de nouvelles solutions de HLSFT. Pour s'accommoder à ce besoin, la présente étude propose deux axes de travail. D'abord, deux méthodes de test en-ligne sont présentées comme solutions intégrées (BIST). Ensuite, une nouvelle méthode de synthèse de haut niveau (HLS) qui tient compte des contraintes de test en-ligne (DFG) est proposée. Dans un premier temps, une optimisation orientée testabilité peut permettre d'améliorer les performances du design final. Ensuite, la tâche de la compilation et de l'ordonnancement est résolue par un algorithme génétique (AG) adapté à ce type de problèmes. Les contraintes de test en-ligne, de surface et de délai sont considérées à cette étape. Finalement, une méthode de test en-ligne est insérée à l'ordonnancement nominal du système et l’architecture RTL testable en-ligne est générée.

Accès à la ressource

Format :

PDF
Taille du fichier : entre 2 et 5 Mo

Notes :

Mouhamad Ayman Naal est actuellement enseignant-chercheyr à la Faculté de génie électrique et électronique de l'Université d'Alep (Syrie)

URL de référence :

http://tima.imag.fr/publications/recherche_publi.asp?author=47&publication=theses

Autres URLs :

http://tima.imag.fr/publications/files/th/shn_180.pdf

Notice mise en ligne le 03/04/2005