5864 - Opérateurs itératifs de multiplication-addition modulaire pour FPGA
Rapport de recherche, étude
Description bibliographique
- Auteur :
- Beuchat, Jean-Luc (INRIA. Institut national de recherche en informatique et en automatique. France) ; Muller Jean-Michel (INRIA. Institut national de recherche en informatique et en automatique. France)
- Éditeur :
- INRIA. Institut national de recherche en informatique et en automatique. France
- Page source :
- Rapports de recherche et thèses de l'INRIA, http://www.inria.fr/rrrt/
- Langue :
- français
- Date de publication :
- 2003/09
Description du contenu
- Spécialité :
- Electronique, informatique et télécommunications - Théories, méthodes - Informatique théorique
Electronique, informatique et télécommunications - Applications informatiques spécifiques - Modélisation
- Mots clés :
- arithmétique des ordinateurs ; multiplication modulaire ; circuit FPGA
- Table des matières :
- 1 Introduction
2 Multiplication-addition modulaire
2.1 Calcul de la borne supérieure de T
2.2 Nouvelle itération
3 Opérateurs de multiplication-addition sur FPGA
4 Calcul des fonctions [...]
5 Conclusion
- Résumé :
- Cet article présente tout d'abord diverses améliorations d'un algorithme itératif de multiplication modulaire proposé en 1997 par Jeong et Burleson. Une simple modification de la récurrence permet l'implantation d'une multiplication-addition modulaire. Nous montrons ensuite comment réduire d'un facteur deux la taille du circuit lorsque l'opérateur offre le choix du modulo parmi un ensemble m_1, m_2,, m_q. Nous proposons un nouvel algorithme facilitant la réalisation de l'exponentiation modulaire et présentons quelques résultats de synthèse pour des circuits FPGA (Field Programmable Gate Array), de la famille Virtex de Xilinx. Pour des nombres de 16 bits, les opérateurs développés permettent par exemple d'effectuer 6 millions d'opérations à la seconde en utilisant uniquement 17 tranches. Ces différents opérateurs nécessitent toutefois de petites tables dépendant du modulo m choisi au moment de l'écriture du code VHDL. Afin de remédier à cet inconvénient, nous proposons une méthode récursive du calcul des tables s'effectuant parallèlement aux premières itérations de la multiplication modulaire. (résumé d'auteur)
Accès à la ressource
gratuit
- Format :
- PDF
Taille du fichier : entre 100 et 500 ko
- Notes :
- Document de 21 pages également diffusé au format PostScript.
- URL de référence :
- http://www.inria.fr/rrrt/rr-4937.html
- Autres URLs :
- ftp://ftp.inria.fr/INRIA/publication/publi-pdf/RR/RR-4937.pdf
Notice mise en ligne le 09/11/2003 |