5132 - Test des systèmes sur puce : ordonnancement et exploration des solutions architecturales

Description bibliographique

Auteur :

Pouget, Julien (USTL. Université des sciences et techniques du Languedoc, Montpellier 2. LIRMM. Laboratoire d'informatique de robotique et de microélectronique de Montpellier. France)

Éditeur :

USTL. Université des sciences et techniques du Languedoc, Montpellier 2. LIRMM. Laboratoire d'informatique de robotique et de microélectronique de Montpellier. France

Page source :

Publications et documentation du LIRMM, http://www.lirmm.fr/xml/fr/0149-04.html

Langue :

français

Diplôme :

Thèse de doctorat, systèmes automatiques et microélectroniques, 2002/11/08

Description du contenu

Spécialité :

Electronique, informatique et télécommunications - Théories, méthodes - Théorie des systèmes, automates
Electronique, informatique et télécommunications - Applications informatiques spécifiques - Robotique
Electronique, informatique et télécommunications - Matériels - Matériel informatique et électronique : généralités

Mots clés :

test intégré ; systèmes sur puce ; bist

Table des matières :

Introduction générale
I - Test des systèmes
1.1 Notions préliminaires
1.2 Approches pour le test
1.3 Du test des systèmes sur carte au test des systèmes sur puce
1.4 Conclusion
1.5 Références
II - Ordonnancement du test des coeurs
2.1 Introduction
2.2 Architecture P1500
2.3 Etat de l'art des architectures

Résumé :

Les travaux relatifs à cette thèse s'inscrivent dans le cadre du test intégré des systèmes sur puce. Plus particulièrement, une approche globale permettant de résoudre le problème de l'organisation du test des coeurs sur un système intégré est proposée. En effet, le changement de technologie (des systèmes sur carte aux systèmes sur puce) entraîne plusieurs nouveaux problèmes au niveau du test comme l'accessibilité des coeurs ou la puissance dissipée. Dans la première partie de ce manuscrit, nous présentons le contexte de l'approche ainsi qu'un état de l'art des méthodes employées pour tester les systèmes sur carte, puis les systèmes sur puce. Dans une deuxième partie, une heuristique est présentée permettant de trouver une solution au problème de l'ordonnancement des tests tout en considérant plusieurs contraintes propres aux systèmes sur puce. Enfin, l'approche globale est présentée. Elle permet une cooptimisation de l'architecture de test et de l'ordonnancement des tests. Nous détaillons l'approche exacte utilisée ainsi que les heuristiques employées pour la conception des interfaces de test. (résumé d'auteur)

Accès à la ressource

Format :

PDF
Taille du fichier : entre 2 et 5 Mo

URL de référence :

http://www.lirmm.fr/bibli/Document.htm&numrec=031957057913980

Notice mise en ligne le 09/11/2003